简化Xilinx 和Altera FPGA 调试过程 应用指南
声明：您必须遵守我们的协议，如果您下载了该资源行为将被视为对《电天下账号管理规范》全部内容的认可，本网站资源来自原创，仅供用于学习和交流，请勿用于商业用途。如有侵权、不妥之处，请举报本资源，我们将及时审核处理！
泰克简化Xilinx 和Altera FPGA 调试应用指南。
文本预览
应用指南
简化 Xilinx 和 Altera FPGA 调试过程
全速调试FPGA设计
通过FPGAViewTM解决方案，如混合信号示波器(MSO)和逻辑分析仪，您可以在Xilinx和Altera FPGA内部迅速
移动探点，而无需重新编译设计方案。能够把内部FPGA信号活动与电路板级信号关联起来，将直接决定您是如
期满足时间表、还是错失最佳产品开发周期。
引言 的大部分时间用在设计调试和验证上。为帮助您完成设
计调试和验证过程，您需要新的工具，当设计在FPGA
随着设计尺寸和设计复杂性不断增长，使得基于现场可
上全速运行时，帮助您调试设计。
编程门陈列(FPGA)的系统设计验证和验证过程成为一
个关键部分。接入内部信号有限、先进的FPGA封装和 本应用指南重点介绍相关问题和技巧，在调试FPGA系
印刷电路板(PCB)的电气噪声，都会导致设计调试和验 统时提高您的工作效率。
证成为设计周期中最困难的流程。您经常会把设计周期
www.tektronix.com/fpga 1简化Xilinx和Altera FPGA调试过程
应用指南
设计阶段 调试和验证
阶段
输入
功能仿真
设计汇编器 综合
FPGA
实现 静态定时
分析
装配
厂商特定
工具
布线
反向注释 定时仿真
ILA,
SignalTap
下载到
在线验证 动态FPGA探头、
FPGA器件
逻辑分析仪和
混合信号示波器
图1. FPGA设计流程图。
FPGA设计过程概述 在设计阶段，您需要预见到调试和检验阶段，并规划将
如何在线、快速调试FPGA。它应引导您定义整体调试
在把FPGA系统带到市场的过程中，有两个不同的阶
方法，帮助识别所需的测试和测量工具，并确定选择的
段：设计阶段和调试检验阶段（参阅图1）。设计阶段的
调试方法对电路板设计带来的影响。
主要任务是输入、仿真和实现。调试和检验阶段的主要
任务是验证设计和校正发现的漏洞。
调试和检验阶段
设计阶段 在调试阶段，必需找到仿真捕捉不到的棘手问题。能够
及时快速地做到这一点是一个挑战。
在这个阶段不仅要找到设计，而且还要使用仿真工具开
始进行调试。事实证明，正确使用仿真工具是找到和校 在本应用指南中，我们将会考察如何选择正确的FPGA
正许多设计错误非常有效的方法。然而，在调试FPGA 调试方法，在设计阶段如何有效地规划调试，以及如何
设计时，不应该只依赖仿真工具，还有许多问题利用仿 利用新的方法，只使用少数FPGA针脚查看多个内部
真是捕捉不到的。 FPGA信号。如果做法得当，最困难的FPGA调试问题
也会迎刃而解。
2 www.tektronix.com/fpga简化Xilinx和Altera FPGA调试过程
应用指南
FPGA调试方法 针脚数与内部资源的矛盾
在设计阶段，最关健的是选择使用哪种FPGA调试方 嵌入式逻辑分析仪核心通过现有的JTAG针脚接入，所
法。在理想情况下，您需要一种方法，它可以移植到所 以它们不使用额外的针脚。这意味着即使您的设计具有
有FPGA设计中，能够洞察FPGA操作和系统操作，能 针脚限制，您仍可以使用这种方法。问题是您需要使用
够找到和分析难题。 FPGA逻辑资源和存储模块，而这些资源和模块本来是
可以用来实现设计的。此外，由于使用片内内存捕获数
有两种基本在线FPGA调试方法：使用嵌入式逻辑分析
据，因此其存储深度一般相对较浅。
仪和使用外部逻辑分析仪，如混合信号示波器或逻辑分
析仪。选择使用哪种方法取决于您的项目调试需要。 探测与运行模式的矛盾
嵌入式逻辑分析仪核心的探测比较简单。它使用现有的
嵌入式逻辑分析仪核心
JTAG针脚，因此不必担心如何把外部逻辑分析仪连接
主要FPGA 厂商都提供嵌入式逻辑分析仪内核，如
到系统上。问题是可以使用嵌入式逻辑分析仪观察
Altera的SignalTap® II和Xilinx的ChipScopeTM ILA。
FPGA操作，但没有一种方式，把这些信息与电路板级
这些知识产权模块插入FPGA设计中，同时提供触发功
或系统级信息关联起来。把FPGA内部的信号与FPGA
能和存储功能。FPGA逻辑资源用来实现触发电路，
外部的信号关联起来，通常对解决最棘手的调试挑战至
FPGA存储模块则用来实现存储功能。JTAG用来配置
关重要。
核心操作，另外用来把捕捉到的数据传输到PC上，以
便进行查看。 成本与灵活性的矛盾
由于嵌入式逻辑分析仪使用内部FPGA资源，它们通常 大多数FPGA厂商会以低于全功能外部逻辑分析仪的价
会与能够更好地吸收核心开销的大型FPGA一起使用。 格，向市场提供嵌入式逻辑分析仪内核。尽管您希望获
在一般情况下，核心占用的资源最好不要高于可用的 得全功能分析仪的功能，但相比之下，嵌入式逻辑分析
FPGA资源的5%。 仪核心提供的功能要比全功能分析仪要少，而您通常需
要这些功能，捕获和分析棘手的调试挑战。例如，嵌入
与其它调式方法一样，您还应该知道一些矛盾：
式逻辑分析仪只能在状态模式下进行操作，它们捕捉与
FPGA设计中存在的指定时钟同步的数据，因此不能提
供精确的信号定时关系。
www.tektronix.com/fpga 3简化Xilinx和Altera FPGA调试过程
应用指南
外部测试设备 的技术是在您的电路板上增加一个调试连接器，这样就
由于嵌入式逻辑分析仪方法的局限性，许多设计人员采 可以轻松地把FPGA信号与系统内的其它信号关联起
用另外一种方法，把FPGA的灵活性与外部混合信号示 来。
波器（如MSO4000系列）或逻辑分析仪（如TLA系列）
成本与灵活性的矛盾
的功能结合起来。
尽管外部测试设备的购置成本要高于嵌入式逻辑分析
在这种方法中，感兴趣的内部信号被路由到FPGA没有 仪，但使用外部测试设备可以解决很多问题。MSO或
简化 Xilinx 和 Altera FPGA 调试过程
全速调试FPGA设计
通过FPGAViewTM解决方案，如混合信号示波器(MSO)和逻辑分析仪，您可以在Xilinx和Altera FPGA内部迅速
移动探点，而无需重新编译设计方案。能够把内部FPGA信号活动与电路板级信号关联起来，将直接决定您是如
期满足时间表、还是错失最佳产品开发周期。
引言 的大部分时间用在设计调试和验证上。为帮助您完成设
计调试和验证过程，您需要新的工具，当设计在FPGA
随着设计尺寸和设计复杂性不断增长，使得基于现场可
上全速运行时，帮助您调试设计。
编程门陈列(FPGA)的系统设计验证和验证过程成为一
个关键部分。接入内部信号有限、先进的FPGA封装和 本应用指南重点介绍相关问题和技巧，在调试FPGA系
印刷电路板(PCB)的电气噪声，都会导致设计调试和验 统时提高您的工作效率。
证成为设计周期中最困难的流程。您经常会把设计周期
www.tektronix.com/fpga 1简化Xilinx和Altera FPGA调试过程
应用指南
设计阶段 调试和验证
阶段
输入
功能仿真
设计汇编器 综合
FPGA
实现 静态定时
分析
装配
厂商特定
工具
布线
反向注释 定时仿真
ILA,
SignalTap
下载到
在线验证 动态FPGA探头、
FPGA器件
逻辑分析仪和
混合信号示波器
图1. FPGA设计流程图。
FPGA设计过程概述 在设计阶段，您需要预见到调试和检验阶段，并规划将
如何在线、快速调试FPGA。它应引导您定义整体调试
在把FPGA系统带到市场的过程中，有两个不同的阶
方法，帮助识别所需的测试和测量工具，并确定选择的
段：设计阶段和调试检验阶段（参阅图1）。设计阶段的
调试方法对电路板设计带来的影响。
主要任务是输入、仿真和实现。调试和检验阶段的主要
任务是验证设计和校正发现的漏洞。
调试和检验阶段
设计阶段 在调试阶段，必需找到仿真捕捉不到的棘手问题。能够
及时快速地做到这一点是一个挑战。
在这个阶段不仅要找到设计，而且还要使用仿真工具开
始进行调试。事实证明，正确使用仿真工具是找到和校 在本应用指南中，我们将会考察如何选择正确的FPGA
正许多设计错误非常有效的方法。然而，在调试FPGA 调试方法，在设计阶段如何有效地规划调试，以及如何
设计时，不应该只依赖仿真工具，还有许多问题利用仿 利用新的方法，只使用少数FPGA针脚查看多个内部
真是捕捉不到的。 FPGA信号。如果做法得当，最困难的FPGA调试问题
也会迎刃而解。
2 www.tektronix.com/fpga简化Xilinx和Altera FPGA调试过程
应用指南
FPGA调试方法 针脚数与内部资源的矛盾
在设计阶段，最关健的是选择使用哪种FPGA调试方 嵌入式逻辑分析仪核心通过现有的JTAG针脚接入，所
法。在理想情况下，您需要一种方法，它可以移植到所 以它们不使用额外的针脚。这意味着即使您的设计具有
有FPGA设计中，能够洞察FPGA操作和系统操作，能 针脚限制，您仍可以使用这种方法。问题是您需要使用
够找到和分析难题。 FPGA逻辑资源和存储模块，而这些资源和模块本来是
可以用来实现设计的。此外，由于使用片内内存捕获数
有两种基本在线FPGA调试方法：使用嵌入式逻辑分析
据，因此其存储深度一般相对较浅。
仪和使用外部逻辑分析仪，如混合信号示波器或逻辑分
析仪。选择使用哪种方法取决于您的项目调试需要。 探测与运行模式的矛盾
嵌入式逻辑分析仪核心的探测比较简单。它使用现有的
嵌入式逻辑分析仪核心
JTAG针脚，因此不必担心如何把外部逻辑分析仪连接
主要FPGA 厂商都提供嵌入式逻辑分析仪内核，如
到系统上。问题是可以使用嵌入式逻辑分析仪观察
Altera的SignalTap® II和Xilinx的ChipScopeTM ILA。
FPGA操作，但没有一种方式，把这些信息与电路板级
这些知识产权模块插入FPGA设计中，同时提供触发功
或系统级信息关联起来。把FPGA内部的信号与FPGA
能和存储功能。FPGA逻辑资源用来实现触发电路，
外部的信号关联起来，通常对解决最棘手的调试挑战至
FPGA存储模块则用来实现存储功能。JTAG用来配置
关重要。
核心操作，另外用来把捕捉到的数据传输到PC上，以
便进行查看。 成本与灵活性的矛盾
由于嵌入式逻辑分析仪使用内部FPGA资源，它们通常 大多数FPGA厂商会以低于全功能外部逻辑分析仪的价
会与能够更好地吸收核心开销的大型FPGA一起使用。 格，向市场提供嵌入式逻辑分析仪内核。尽管您希望获
在一般情况下，核心占用的资源最好不要高于可用的 得全功能分析仪的功能，但相比之下，嵌入式逻辑分析
FPGA资源的5%。 仪核心提供的功能要比全功能分析仪要少，而您通常需
要这些功能，捕获和分析棘手的调试挑战。例如，嵌入
与其它调式方法一样，您还应该知道一些矛盾：
式逻辑分析仪只能在状态模式下进行操作，它们捕捉与
FPGA设计中存在的指定时钟同步的数据，因此不能提
供精确的信号定时关系。
www.tektronix.com/fpga 3简化Xilinx和Altera FPGA调试过程
应用指南
外部测试设备 的技术是在您的电路板上增加一个调试连接器，这样就
由于嵌入式逻辑分析仪方法的局限性，许多设计人员采 可以轻松地把FPGA信号与系统内的其它信号关联起
用另外一种方法，把FPGA的灵活性与外部混合信号示 来。
波器（如MSO4000系列）或逻辑分析仪（如TLA系列）
成本与灵活性的矛盾
的功能结合起来。
尽管外部测试设备的购置成本要高于嵌入式逻辑分析
在这种方法中，感兴趣的内部信号被路由到FPGA没有 仪，但使用外部测试设备可以解决很多问题。MSO或
AIGC内容描述：
本应用指南详细阐述了针对Xilinx和Altera Field-Programmable Gate Array (FPGA) 设备进行调试的简化步骤与方法。作为针对这两种业界主流 FPGA 制造商的产品，它旨在帮助用户更有效地管理和优化设计流程，包括但不限于配置开发环境、设置调试工具（如ModelSim, ISE/ Vivado for Xilinx 或 Quartus Prime for Altera），编写并加载测试benchmarks，执行逻辑验证、时序分析以及硬件交互等关键环节。
通过逐步指导用户在各阶段采用最佳实践，从原理图设计、编程到功能验证，该指南强调了调试过程中应注意的关键参数调整、故障排查策略以及性能优化措施。无论是对初学者还是经验丰富的工程师而言，此指南都能提供一个清晰且实用的操作路径，以确保复杂FPGA项目的高效调试与稳定运行。
